# ⑲ 日本国特許庁(JP)

① 待許出願公開

# ⑫公開特許公報(A)

昭64-15947

Mint Cl.1 H 01 L 21/82 27/04

識別記号

厅内势理器号 7925-5F -7514-5F

每公開 昭和64年(1989)Ⅰ月19日

審査請求 未請求 発明の数 1 (全3頁)

登発明の名称 半導体装置

> ②特 昭62-171980 顖

倒出 卿 昭62(1987)7月9日

総発。 明 大 内 厭 無 で出 图 日本電気株式会社 人

東京都港区芝5丁目33番1号 日本電気抹式会社内

東京都港区芝5丁目33番1号

む代 理 弁理士 栗田

発明の名称 半導体装置

# 2. 特許請求の範囲

- (1) 多数のトランジスタを有するセル領域と、こ れらに配線を行う配線領域とを、上下辺に沿っ て交互に平行に配置し、資客の要求により前記 配線領域の配線パターンのみを設計して形成す る四角形のチップからなるゲートアレイあるい はスタンダードアレイ 設計方式の半導体装置に おいて、前配四角形のチップをその対角線に沿 って1つに区分し、これら1つの三角形の各部 分にチップの周囲辺に平行に前記セル領域およ び配線領域を交互に配置することを特徴とする 半導体裝置。
- (2) 電弧配盤および接地配盤を対角線に沿って設 けた特許調水の範囲第(1)項記載の半導体装置。

3 発明の詳細な説明

産業上の利用分野

本発明はタートアレイやスタンダードセルの設 計方式を用いて、順客の往文に応じて論独回路を 任意に形成するLSIチップからたる半導体装置 に関し、特にゲートアレイヤスタンダードセルの セル配置かよび電源配線に関するものである。

従来の技術

近年、各種の電子装置の多様化に対して独々の **論理回路を有する半導体装置が用いられ、少益多** 品種化の傾向にある。とれに対処するために、ト ランジスタを有する基本構成(セル)を規則的に 配列した半導体芸板上に、胸客の要求にあった形 般パターンを設計形成して、半導体装置を形成す ることが広く行われている。

従来、この種の半導体装置の一例は第4図に示 すよりに、チップの上下辺に沿ってゲートアレイ ヤスタンダードセルが配列されるセル領域1と、 配級領域 2 とが交互に平行に配置され、周囲に入 山力端子領域 4 を有するものであった。 そしても

ル領域1の何一の列例かよび異った列間にある各々のセル相互間の接続配磁は、主に配線領域2内で行われ、かつとの配線領域2にかいては、一般にセル領域1に平行するX軸とこれに直交するY軸との2つの方向の配線パターンを別々の2届に設け、折曲げ部にスルーホールを用いて配線するものであった。

したがって配級領域2の配級バターンの分布は、 第5回に示すように阿伽部6で少なく中央部5に 集中する傾向があり、配級領域2の似は中央部5 の配線投に合わせて比較的に広くとる必要があり、 両伽部6では配級密度が少なく有効に使用されず、 そのためセル領域が減少するという欠点があった。 また、チップ周辺にある入出力端子領域4上の 電が満子がよび接地端子からチップ内のセルの域 1に電源電圧を供給するための電源配級がよび接 地配級も、同じくセル領域1に沿って配置でれる。 ため、チップの中央部までの配級パターンの距離 が長くなり、配級に生する電圧の降下によりセル の路の動作マージンを低下させる原因となってい

環くなる四角の現状に配置されているため、モル 領域間の配額領域における配額分布は、中心に対 して対称ナなわち一様になり平均化される。

また復豫配級バターンを対角級に沿って通すと とにより、配線距離が短縮してUEの降下が減少 し、回路の動作が安定する。

### 尖施例

次に本発明の実施例について図面を参照して説 明する。

本発明の一奨施例を平面図で示す第1図を参照すると、本発明の半球体要似は、四角形のチップを対角級で4つに区分し、この区分された4つの各三角形部分に、内部セル領域1と配級領域2とを周囲辺に沿って平行に配置した構成、すなわちチップの最外周から中央に向って長さが順に短くなるセル領域を周囲辺に沿って四角に異状に並べた構造になっている。また外周には入出力端子領域4を有している。

次に本実施例の動作について第1回を用いて説 明する。 to

発明が解決しようとする問題点

本箔明の目的は、上記の欠点、すなわら平行に 配置されるセル領域間の配級領域の幅を広くとら なければならず、セル領域が減少するという問題 点、また電原端子および接地端子からセル領域を の電源供給のための配額が投くなり、電圧の体下 が起き易いという問題点を解決した半導体装置を 提供するととにある。

問題点を解決するための手段

本発明は上述の間拠点を解決するために、四角形のチップを対角線で4つに区分し、この区分された4つの三角形部分に、内部セル領域と配線領域とを、周囲辺に沿って平行に配便し金体として 環状とした構成を採用するものであり、特にこの チップ上の対角線に沿って電源配線を通す構成を 採用するものである。

作用

本発明は上述のように構成したので、セル領域 がチョブの最外別から中央に向って、長さが順に

セル領域1内にある個別のセル間の相互配線は、 配線領域2もセル領域1と同様に現状になってい るため、配線の均一化が図られ、配線領域2の幅 を従来よりも狭めることが可能になる。

更に、第3数に示すように、チップの上下辺に 沿った三角形部分AおよびCと左右辺に沿った三 角形部分BおよびDにおいて、直交するX値およ びY軸の2層配線の層をセル領域の配置(長さの) 方向Fに合わせて上下層を逆向きに定めることに より、同一配線層を用いてチップ内を現状に一周 することが可能になり、X軸、Y軸折曲げのため のスルーホールの数を少なくすることが可能にな

次に第2図は第1図のチップに設けられる電源 および接地の配線の構成を示しており、電源およ び接地配線パターン3は入出力端子領域4の電源 端子Vおよび接地端子目に接続されて、チップの 周囲および対内線に沿って設けられている。した がって、との電源(接地)配線パターン3からセ ル領域の各セル迄の配線が短縮化され、電圧降下 が娘少し、セル回路の動作を銀契にすることがで きる。

なか、との対角線上の北京および接地配線バタ ーン3は、一般の2脳の配線隔の上の第3層に並 べて設けることもできるし、前述の各三角形部分 対角線面に設けるなど任意の方法が尖施される。

ただし中心の対角級配線の交点については、電 **| 苺,袋地いすれかをスルーホールを用いて他の面・** で接続するか、飛越し配線を行わせるなどによっ て央焼される。

## 発明の効果

以上に説明したように、本発明によれば、四角 形のチップを対角線で区分した4つの三角形部分 化、周囲辺に沿って平行にモル領域および配線領 娘を現状に配置することにより、配線領娘の幅を 狭くでき、セル密度の増加が図れるという効果が ある。また電煎(接地)配融パターンを対角線に 沿って設けるととにより、 仏滅および接地の配線 長をより短くし、セル回路の動作を確決にすると


いう効果がわる。具に配線領域のX眦とY軸とを 三角形那分で交互に逆に定めることにより配線の ためのスルーホール数を少なくし、信頼性を向上 てきるという効果がある。


第1図は本発明の一契施例の平面図、第2図は 本発明の構成における礼蔵(接地)配線を示す図、 第3図は本発明のモル領域の配置方向を示す図。 第4日は従来のセル傾映と配線領域とを示す図、 銀5図は第4図の場合の配線分布を示す図である。 1 ……七八旬城、2 ……配線領域、3 …… 祝原 (接地)配線バターン、4……人出力帽子領域、


> 代理人 弁型士 栗 田 珠 雄二 20 g

A,B,C,D……三角形部分、F……モル領線の

配置方向、 G ……接地端子、 V ……惟颜端子。







CLIPPEDIMAGE= JP401015947A

PAT-NO: JP401015947A

DOCUMENT-IDENTIFIER: JP 01015947 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: January 19, 1989

INVENTOR-INFORMATION:

NAME

OUCHI, YASUNORI

ASSIGNEE-INFORMATION:

NAME

NEC CORP

COUNTRY N/A

APPL-NO: JP62171980

APPL-DATE: July 9, 1987

INT-CL (IPC): H01L021/82;H01L027/04

US-CL-CURRENT: 257/210

### ABSTRACT:

PURPOSE: To increase the cell density by annularly placing cell regions and wiring regions in the four triangular sections obtained by partitioning a quadrangular chip with the diagonal lines, along and in parallel with the perimetrical sides, thereby narrowing the width of the wiring regions.

CONSTITUTION: The device is provided with a construction in which a quadrangular chip is partitioned into four with the diagonal lins and internal cell regions 1 and wiring regions 2 are placed in the four respective triangular sections along and in parallel with the perimetrical sides, that is, a structure in which cell regions the lengths of which

sequentially become shorter from the outermost perimetry to the center are annularly arranged in a quadrangle along the perimetrical sides. The interconnections between the individual cells in the cell regions are uniformized since the wiring regions 2 are also annular as with the cell regions 1, and it is possible to narrow the width of the wiring regions 2. Then, a power supply and grounding wiring pattern 3 is connected to a power supply terminal V and a ground terminal G of an input/output terminal region 4 and provided along the perimeter of the chip and the diagonal lines. Accordingly, the wiring is shortened, the voltage drop decreases, and the operation of the cell circuit is assured.

COPYRIGHT: (C) 1989, JPO&Japio